A dichjarazione di privacy: A vostra privacy hè assai impurtante per noi. A nostra cumpagnia prumette micca di divulgà a vostra infurmazione persunale à qualsiasi expana cù i vostri permessi espliciti.
Nimu di mudellu: NSO4GU3AB
Trasportu: Ocean,Air,Express,Land
Pagate Tipo: L/C,T/T,D/A
Incoterm: FOB,EXW,CIF
4GB 1600mhz 240-pin DDR3 UDIMM
Storia di Revisione
Revision No. |
History |
Draft Date |
Remark |
1.0 |
Initial Release |
Apr. 2022 |
|
Urdinà a tavola d'infurmazioni
Model |
Density |
Speed |
Organization |
Component Composition |
NS04GU3AB |
4GB |
1600MHz |
512Mx64bit |
DDR3 256Mx8 *16 |
Descrizzione
Hengstar Ddrr3 DDRCED DDRGED DDRram DWRAMERA DROMU DUTTLO DATA DRAM DRAM DRAM DRAM DRAM DRAM DRAM DRAM DRAM IN-LEGU POWER SENU POWER, OPERAZIONE DI MEMORNI DI OPERAZIONE HOME NS04GU3AB hè un 512 m x 64-bit DDR3-1600 CL11 1.5v SDRAM Ufficiu Dimm Unbuffed Dimm, basatu nantu à i sedici 256 milioni di fbga. U SPD hè programatu à JEDEC Landence Landence DDR3-1600 Timing di 11-11-11 à 1,5v. Ogni 240-pins usa i dita di cuntattu d'oru. U DRDRAMU SDRAMP hè destinatu à aduprà cum'è a memoria principale quandu installata in i sistemi cum'è PC è di e stazioni di travagliu.
Caratteristiche
Fornimentu power: VDD = 1.5V (1,425V à 1,575V)
Ddq = 1.5v (1,425V à 1,575V)
800mhz fck per 1600mb / sec / pin
4 Bank internu indipendente
Itu di casa di e case .Programble: 11 09, 9, 8, 7, 6
Pruvinazione additiva additiva: 0, cl - 2, o cl - 1 clock
-bit pre-pretic
▪ Durata: 8 (Interleave senza alcuna limite, sequenziale cù l'indirizzu di partenza "000"), 4 cù TCCD = 4 Chì ùn permette micca leghje senza sanemulità o di a maglia]
I-direzzione di differenziali di sferenti
Calibrazione (auto); Calibrazione interna di a Calibrazione di ZQ (RZQ: 240 Ohm ± 1%)
Terminazione di a morte cù PIN ODT
I periodu di rinfresghju in ifresh 7,8us à menu di a Tcase 85 ° C, 3,9A à 85 ° C <Tcase <95 ° C
RESET DI RINDICO
Verificazione di dati di dati di dati Eutputable
-per topologia
pcb: altezza 1.18 "(30mm)
Sò cumplessu è halogen-free
Paràmetri di timing chjave
MT/s |
tRCD(ns) |
tRP(ns) |
tRC(ns) |
CL-tRCD-tRP |
DDR3-1600 |
13.125 |
13.125 |
48.125 |
2011/11/11 |
Tavulinu d'indirizzu
Configuration |
Refresh count |
Row address |
Device bank address |
Device configuration |
Column Address |
Module rank address |
4GB |
8K |
32K A[14:0] |
8 BA[2:0] |
2Gb (256 Meg x 8) |
1K A[9:0] |
2 S#[1:0] |
Pin descrizioni
Symbol |
Type |
Description |
Ax |
Input |
Address inputs: Provide the row address for ACTIVE commands, and the column |
BAx |
Input |
Bank address inputs: Define the device bank to which an ACTIVE, READ, WRITE, or |
CKx, |
Input |
Clock: Differential clock inputs. All control, command, and address input signals are |
CKEx |
Input |
Clock enable: Enables (registered HIGH) and disables (registered LOW) internal circuitry |
DMx |
Input |
Data mask (x8 devices only): DM is an input mask signal for write data. Input data is |
ODTx |
Input |
On-die termination: Enables (registered HIGH) and disables (registered LOW) |
Par_In |
Input |
Parity input: Parity bit for Ax, RAS#, CAS#, and WE#. |
RAS#, |
Input |
Command inputs: RAS#, CAS#, and WE# (along with S#) define the command being |
RESET# |
Input |
Reset: RESET# is an active LOW asychronous input that is connected to each DRAM and |
Sx# |
Input |
Chip select: Enables (registered LOW) and disables (registered HIGH) the command |
SAx |
Input |
Serial address inputs: Used to configure the temperature sensor/SPD EEPROM address |
SCL |
Input |
Serial |
CBx |
I/O |
Check bits: Used for system error detection and correction. |
DQx |
I/O |
Data input/output: Bidirectional data bus. |
DQSx, |
I/O |
Data strobe: Differential data strobes. Output with read data; edge-aligned with read data; |
SDA |
I/O |
Serial |
TDQSx, |
Output |
Redundant data strobe (x8 devices only): TDQS is enabled/disabled via the LOAD |
Err_Out# |
Output (open |
Parity error output: Parity error found on the command and address bus. |
EVENT# |
Output (open |
Temperature event: The EVENT# pin is asserted by the temperature sensor when critical |
VDD |
Supply |
Power supply: 1.35V (1.283–1.45V) backward-compatible to 1.5V (1.425–1.575V). The |
VDDSPD |
Supply |
Temperature sensor/SPD EEPROM power supply: 3.0–3.6V. |
VREFCA |
Supply |
Reference voltage: Control, command, and address VDD/2. |
VREFDQ |
Supply |
Reference voltage: DQ, DM VDD/2. |
VSS |
Supply |
Ground. |
VTT |
Supply |
Termination voltage: Used for control, command, and address VDD/2. |
NC |
– |
No connect: These pins are not connected on the module. |
NF |
– |
No function: These pins are connected within the module, but provide no functionality. |
Note : A tavola di descrizzione PIN quì sottu hè una lista completa di tutti i pinsani pussibuli per tutti i moduli DDR3. Tutti i pins elencati micca supportatu nantu à questu modulu. Vede l'assignazioni PIN per l'infurmazioni specifiche per stu modulu.
Diagramma Funziunale
4GB, u modulu 512MX64 (2rank di x8)
Dimensioni di modulu
Vista frontale
Vista frontale
NOTI:
1.ALI Dimensioni sò in millimetri (inch); Max / min o tipicu (tippu) induve nota.
2.toleranza nantu à tutte e dimensioni ± 0,15 mm, salvu micca specificatu altrimenti.
3. U diagrama dimensionale hè solu per riferimentu.
Categurie di pruduttu : Accessori industriali Sdramule
A dichjarazione di privacy: A vostra privacy hè assai impurtante per noi. A nostra cumpagnia prumette micca di divulgà a vostra infurmazione persunale à qualsiasi expana cù i vostri permessi espliciti.
Cumplete più infurmazioni per chì si pò cuntattà cun voi più veloce
A dichjarazione di privacy: A vostra privacy hè assai impurtante per noi. A nostra cumpagnia prumette micca di divulgà a vostra infurmazione persunale à qualsiasi expana cù i vostri permessi espliciti.